(15) 日本位井井市 () P)

m公開特許公報(A)

(1) 中界出版公司 色角

特開平8-125066 ((3)2KB #REK (1996) 5A17B

(\$1) 14+ (1, *

互刺記号 作内复度基号

FΙ

压钢器示数器

HOIL 13/11

13/11

A 6921-4E

HOIL 23/12

書室選求 系数本 非求項の24 FD (全7至)

(11) 出现各等

MM#6-284536

(11) 比重日

平成6年 (1994) 10月26日

(71)出版人 000002897

大日本即到提紧会社

复家包括尼区市省比至町一丁章 1 章 1 号

(71) 兒朔君 八木 岩

东京位的市区市省北京的一丁自1819

大日本即制体区主任内

(71)兒明智 森田 证券

京京经新建区市省近11月一丁8181号

大日本印刷的双金丝内


(74)代管人 异草士 小哲 炸臭


(54) 【見明の名は】推理対止型半導体装置とそれに思いられるリードフレーム。及び推理対止型半導体装置の製造方法

(57) (夏均)

【目的】 芝なる管理対止型半導体系度の不良技化。本 級能化が求められている中、半導体を選バッケージサイ ズにおけるテップの占有電を上げ、半導体を置の小型化 に対応させ、共時に従来のするOP等の小型パッケージ に関係であった芝なる多ピン化を実装した複数対止型率 等体質型を提供する。

【保定】 中部体景学の理学側の部に、中部体展学の理学と電無的に関係するための内部展子部と、中部体景学の理学側の関へ配交して外部へと向く外部開発したのの元的の外部開子部と、最近内部電子等と外部に対しておける。 を選続する技術リード部とも一体として設けており、とこれを対する方式のための内部によった。 とそ、発展性質利用を介して、固定して設けており、見ている。 の表現の方式のための平田からなる外部である。 を創設をあるリードの方式は子部に連ばままり外部として設定を含からなる外部であった。 に実出させて設けている。





(はだけさらん色)

。 (按求項1) 生成化苯子乙基于外巴亚比 生品化量子 の選子と反気的に結婚するための内閣以子材と、半点は 量子の菓子町の嵌へ送収してた思へと向くた気包持への 性政のための外部電子部と、飛起内部電子製と外は電子 越とを連絡する状況リード的とも一体としたリード型を 複葉草、地球ななお展を介して、出着してなけており。 直つ、回路基底等への天矢のためり半年からなる方式を 低を向花は飲のをリードの方針は子郎に連ねるせ、少な 終に長出させてはけていることを外でとてる状態が止急 华诺尔公园.

【建本理2】 ・ は本集」において、半導弁象子の菓子は 半温体を子の双子匠の一角の辺の時中心配算上にそって 配属されており、リードがはななのは子を承ひように対 内し内尼一対の辺にはいぶけられていることを共用とす 多松即引止型中运体负责。

【経球項3】 中選体条子の電子と電気的に収集するた のの内部双子部と、か郎区科と世界でるためのか甘草子 第七、成是内型電子部と外面電子部とも運転する株式リー18 ード郎とを一体とし、33万世以子針を、7月月リード記を 介して、リードフレームをから区交する一方向側に交出 きせ、対向し先は原用士で連な都を介しては現する一封 7内野粒子配をなななけており、立つ、 3カ単草子間の 小断で、 ほ状リード氏と並なし、一年として全年を保持 Fる外に思を立けていることをM&とするリードフレー

【森水項4】 単選体菓子の菓子飲の節に、単選体菓子 1 菓子と考点的に基礎するための内部菓子群と、半選件 子の昭子側の面へ巨交してお祭へと向くお配征等への 18 概のための外配級予部と、介記内部総子配と外部電子 とも基格するほぼリード部とモー体としたな色のリー 鮮とを、始級性量ななそのして、企業して取けてお . 星つ. 色色基を与への天尺のための半田からなるガ 竜延毛収記な故のちリードの外型以子供に連絡をせ、 なくとも母兄年田からなるの名を任の一郎は御草貫之 外部に高出させて及けている智慧対止型平温を基度の **ミ方単であって、少なくとも、(A)エッテングDI** て、中帯体数子の粒子と電気的にに無するための内部 子部と、外部回路と推放するための外部電子器と、R (I) デから多ピン化に対しても収れかええてきた。 7部銀子部と外部は午前とも遅りてる万沢リードがと 一体とし、双外製造子質も、存成リード包を介して、 - ドフレーム車から反交する一方内のに突出させ、ガ - 元級部院士で選起就モ介しては終する一対の内以及 「毛杖な広げており、且つ、もか草油子起の方気で、 1リード群と連絡し、一年として2月を卒乃下るカカ 及けているリードフレームを作品する工程。(B) (リードフレームの外似粒子を終てない面(京都)に :好を設け、打ち止き魚型により、ガボナる内盤電子

けられた地界以とそれらばも、リートフレームの打ちは がれた異分が半点はまその第三部にくさようにして、点 記録単れもかして、リートフレーム2年を4点は三千へ なむする工法。(C)リードフレールの方的収を含む不 星の気分を打ちばできかによりの飲料金下っては、

(D) 半選件菓子の菓子製と、切断されて、そのHB子 へ信仰された内閣は子説の先輩就ともワイヤボンディン グしたほに、展館によりた区域で製造のみも方区に真出 コヴェルはおはよう工化。(E) だおいれにロボトン くとも前辺半色からならが食を係の一葉は半草製より外。10、外倉電子製造に半色からなられば発揮を作動する工作。 ともないことも中国とても非常民主の年齢は公司のなる 万亿.

(異男の肝縁な反射)

100011

【産業上の利用分針】本民歌は、半点なまうもななする 御耳針止数の単点体象数(ブラステックパッケージ)に 異し、共に、実は密度を向上させ、まつ、多ピン化に対 応でもる半年の名誉とその公正方法に成てる。

100021

【艾莱の伎術】 近年。 平謀女衣はは、 不真核化、 小型化 住前の進歩と電子世間の系性軟化と見得足小化のは同 (時度) から、LSIのASICに代替されるように、 まずます本品化化、本株氏化になってきている。これに 戻い。リードフレーム モ無いた対止気の半等はまなづう ステックパッケージにおいても、その年兄のトレンド nt. SOJ (Small Outline)-Lead ed Package) PQFP (Quad Flat P.さくりままも)のような音医女装型のパッケージを AT. TSOP (Tin Small Outline Package) の以兄による司型化モ王はとしたパ ッケージの小型化へ、 さらにはパッケージ内側の3 女元 化によるテップな的効果肉上を含めとしたLOC (Le ad On Chip) の状造へと症状してせた。しか し、御客封止型単端体制度パッケージには、深具技化、 富豊島化とともに、更に一層のタビン化、常型化、小型 たが求めらており、上記収集のパッケージにおいてもテ ップ外間部分のリードの引き回しがあるため、パッケー ジの小型化に維界が見えてきた。また。TSOP#の小 タパッケージにおいては、リードの引き回し、ピンピッ

[00001]

【見明が解放しようとする意思】 上記のように、異なる 複数針正型半点件無理の高素は化、不能以化がよりられ ており、 歓迎針止型早級 体禁量パッケージの一層の多ピ ン化、産型化、小型化が出められている。本見紙は、こ のような状況のもと、中級存立量パッケージサイズにお けるテップの占有本モ上げ、中語は京都の小型化に対応 させ、国共高級への文献高度を低減できる。即ち、国界 士を接続する選絡部とは征募部に対応する位置には、18、申請非常区を投票しようとすらものである。また、内内 基紙への実験を底を向上させることができる無数別止型

に従来のTSOP布の小型パッケージに困難であった更 なる多ピン化も実際しようとするものである。 100041

1

【は越モが灰丁さたのの手段】 本見架の形容対止要する 化基盤は、半端体系子の双子側の面に、半端体象子の第 子とな気的に延旋するための内側差子割と、平温体質子 の双子例の面へ区交してガロへと向くガロ巨背への歴史 のための外部被子群と、前記内部電子群と外部電子群と モ運はする技球リード似とを一体としたな食のリードの つ。巨質基度等への実立のためのキ田からなる方式を包 を幻花な女の古り一ドの力を成子をに達得させ、少なく とも氏記を田からなるの無君墓の一部は御政策よりの部 に展出させて立けていることを共和とするものである。 南、上記において、内部電子質と力能電子部とモータと した双数のリード部の配列を申載自己子の菓子製御上に 二次元的に使利し、力和党督机モキ出ポールにて形成す SCEELDBOA (Ball Crid Arra y) タイプの保証外止型半端は基準とすることしてを 3.

【0005】そして、上足において、半異は食子の種子 は中級体表子の種子節の一対の辺の耳中心を禁止にそっ て配位されており、リード製は富貴の菓子を挟むように 対向しお記一対の辺に沿い広けられていることを共産と するものである。また、ま党時のリードフレームは、飲 経針止収率場件基盤用のリードフレームであって、半線 体菓子の菓子と考え的に基盤するための内部屋子群と、 外部国発と住民するための外部属子型と、安定内型属子 部と外部減予部とそ近はするななリード似とモー体と レーム菌から貧交丁も一方向側に交出させ、対向し充着 製肉土で連絡部を介して在北下る一対の内閣はデ祭を攻 私歌けており、 点つ、 もか 多端子部の外側で、 は戻り一 ド部と連絡し、一体として全体を保持する外の部を設け ていることも外理とするものである。内、上記リードフ レームにおいて、内部電子製と力を電子製とそれを重ね する協裁リード部とモー体とした高みを拡散リードフレ 一ム店に二次元的に記入するしておよすることにより8 CA (Ball Grid Array) 9470MB 対止数年時代な世界のリードフレームとすることもでき (8) ð.

【0006】本見紙の飲食別止使申募件収度の製造方法 は、中部体験子の電子側の部に、中部体象子の電子とな 気的に発酵するための内部超子部と、中華なま子の銀子 何の確へ復交して力暴へと向く力が包装への意思のため の外部統予部と、以記内部総子部と外部総子部とモ温は する後親リード部とモー你とした発生のリード部とモ、 絶難技器料度を介して、数率して型けており、及つ、途 発薬質等への実生のための平田からなう外質を基を収え 理性の各リードのの意味子葉に得なさせ、 ゆりくとしかっぴ

足を色からなる方質で長の一度に変なればっていたになる でせて扱けている前数対点質を異なるこの数は方法です うて、少なくとも、(A)エッチング灰玉にて、 4 歳 4 ま子のオチと名気的には見てるための内部電子はと、方 単価等と意見するための外配度子のと、 心足内部 菓子 島 と外れは子訳とを選びてる方だり一ド記とを一体とし、 はお鮮双子郎を、び及り一ドおも介して、 リードフレー ム面から正文でも一方向的に兵出させ、 月回し 元政 民間 主て首は貫毛力してはまする一月の内は双子 打をおし立 とで、蛇紋はな打磨を介して、密身して立けており、直(10)けでおり、直つ、るれを放子数の方式で、株式リート群 と選品し、一年として全日もほぼてる力や用も立けてい ろりードフレームモガギでる工芸。(8) 収定リードフ レームの力を双子を刺でない面(富田)に必要なを収 け。打ちはも金型により、対向する内閣電子部開士モ放 表する連及部と試験は単に対応する位置に 泣けられた地 中央とも打ち吐き、リードフレームの打ち止かれた配分 が早進は菓子の菓子包にくるようにして、食品食をおも 介して、リードフレーム全体も半端は黒子へ原数でお工 煌。 (C) リードフレームの力を貫も含む不要の似分を 28 打ち在で会型により切割弁当する工程。 (D) 平線体療 子の電子長と、切断されて、主旨は京子へな歌された内 詳麗子目の先輩獣とモワイヤボンデイングした後に、 何 ほによりが思議子は左のみそが単に自出させて全体を封 止する工程。(E) 数記分割に倉出した外面銀子配置に 宇田からなうが展現底を作覧する工芸。 とそさ ひことそ 特定とするものである。

[00071

【作業】本見明の程度対止党キ婆体制度は、上記のよう な状成にすることにより、 4年4女屋パッケージサイズ し、私お墓地子男も、住民リード書も介して、リードフ 30 におけるチップのさず早も上げ、中華年を区の小型化に 対応できるものとしている。から、半年年女在の田井基 近への実象を技を延載し、 田製品製への実収を放め向上 を可能としている。 かしくは、 内部電子部、 外部電子部 とそ一体としたな食のリード賞を中華な女子部に必要性 らった ビガレて言文し、 お兄の言葉子多に 年田からなる 外部電気部を遅起させていることより、名式の小型化を 並成している。そして、上記の思からなる外型電板部 を、平本は女子面に以下方々面で二次元的に配択するこ とにより、中国世世間の多ピン化を可能としている。 4 曲からなる力量を重要を中間ボールとし、二次元的には 外容を運搬を配押した場合にはBC人タイプとなり、 P 編件基屋のチビン化にも対応できる。また、上記におい -て、辛酸なま子の幾子が申請はま子の幾乎級の一対の辺 の以中心部界上にそって記せされ、リード部は祖 歌 の城 子を裏ひように対向しれ紀一分の辺に沿い立けられてお り、紅草な鉄道とし、主要性に渡した鉄道としている。 本党界のリードフレームは、上党のような異成に てるこ とにより、上記祭録封止如本宣告禁匿の前途を可能とす ろものであろが、追せのリードフレームと民様のエッチ

上的工业者, 二只好可以指行业发生占证公司可靠化方应 は、上花リードフレームを思いて、リートフレームの丸 武以子記のでない面(五正)に比及りを置け、行ちはま 企製により、対向する内部は千世間まそは尺寸もほせま とは連絡的に対応する位置に合けられた地域はとそれち はき、リードフレームの口ちはかれた部分が半温体電子 の菓子郎にくろようにして、前花接着材を介して、リー ドフレーム全はモビ軍は五子へ信載し、リードフレーム の外や肌を含む不多の足分を打ちはも全型により切断的 去すうことにより、内 BI. モチとガロ母子を一々としたは、10 Mには凡てもうものである。ま実場外においては力がな みも少な主味な久富上に存むした。で見味の、本味は果 屋の小型化が可能な、且つ、多ピン化が可能な新聞料止 型半導化品質の作品を可求としている。

[0008]

【実施例】本見紙の単設別止型半導体単位の実施例を以 下、回にそって放射する。回り(4)は工業を飲料な対 止型半導体収集の制度数は区であり、BD((b) は夏葉 の森状をである。国1中、100に無料制止をおる体質 度。101は今本は世子、102はリード点、102A 位内部以子包。102日以外的孩子包。102C以外表 10 リード部、101人に双子系(パッド制)、103はフ イヤ、104は絶縁限定料、105に飲料剤、106ほ 半田(ペースト)からなるのなる低である。 本実施教室 原封正製半端 体禁症は、ほ逆するリードフレームを無い たもので、内部竣子部102人、为部誌子部10286 一体としたし干型のリード区102そ多数年間作業子1 0.1 上に始後推撃打1.0 くそ介して存取し、直つ、外部 株子制1028先にサ田からなるの気を低を製食却10 5 より外部へ突出させて立けた。パッケージを住が募金 選集を集の面接に非当する形成的止裂手を作品をであ り、回発基底へ放射される点には、半田(ベースト)を 応収、型化して、力型電子第102Bが力率圧弱と電気 的比较级老机名。本实路频繁级对止发车基件基础证。是 1 (b) に示すように、単名は京子 | 0 | の属子盤 (パ ッド部)101人は牛富なま子の中心はしはそろれ向し て2章づつ。中心無しに取って記載をれてあり、リード 第1026、内部電子部102人が肌配電子部(パッド 益) に辿った位置に中部体系子101の節の方例に中心 日を飲み対向するように記載をれている。 ガビボデ部) 0.2.目は内部電子部1.0.2.Aから技成リード部1.0.2.C (6) を介して献れて位位し、ほぼ中華体象子の創業をでに置 - た位置で半端体エチ面に区穴する方向に、存成リード 1020が上午に金がり、外見は予配1028はその先 **まに包包し、半点弁点子の面にギガな圧力内で一次元的** :紀列をしている。から、中心はしもほみで刃のか以来 ¹8102日の足列を設けている。そして、8カゼ以子 『仁道結させ、年田(ペースト)からならの江町低10 ・毛朝政部105よりが目に点出させて及けている。 1. 絶跡原度料104としては、100gmほのボリイ

と言) も思いたが、他には、シリコンズ兵ボリイミドリ 「A)「15(日本ペークライトは民主化)や単理化型 度要见HC52C0(巴州营延员民会社及型) 再形形理 けられる。上応又を何では、 半田ペーストからなるカ 紀 2ほであるが、 この部分は年 田ボールに代えてしまい。 内、本芸見所を設計止数率退作な数は、上之のように、 パッケージをながれるよの生産の正体に発音する。心は 的に小型化されたパッケージであるが、与う万円につい ても、41、0mm乗以下にてろことができ、尽気も向 長里も、モビの声子の双子草(パッド質)において共に 尼丹したが、中国住民子の菓子の存在を二次元的に配在 し、万里県子郎と外部な子供との一体となった見みを及 な。平道な菓子の菓子を制に二次元的に配押して搭載す ることにより、年盛年至子の。一層の多ピン化に十分対 RTES.

【0009】 衣いて、本兄弟のリードフレームの玄英侠 を思げ、目にもとづいて次勢でる。本実場外リードフレ 一ムは、上記大統領主張は全体に用いられたものであ ろ、B2に支援例リードフレームの卒を配を示すしの で、思え中、200はリードフレーム、201は内部電 子鄉。202は外部電子部、203は住政リード部、2 0.4は24年、205ほがたまである。リードフレーム は428全(Ni42%のFe合金)からなり、リード フレームのなさは、内部位子祭のある神内部でり、 0.5 mm、外質核子質のある毎典官で D. 2mmである。内 部就子祭の川向する先輩都貫士を連結する運場部205 も河南(0、05mm歩)に形成されており、伏述する 半年は以近モガ製する誰の打ちはき金型にて打ちはきし 真い製造となっている。本実現代では外部原子例202 は九状であるが、これに確定はされない。また、リード フレームタ村として42合文を思いたがこれに発定され ない。展示さまでも良い。

【0010】 次に、上記実易表リードプレームの製造方 及を聞を思いて然単に放明する。 都々は本実異的リード フレームを製造した工程を示したものである。元で、4 2音金 (N 1 4 2×のドモ音魚) からなる。 声を 0. 2 かかのリードフレーム 思考 3 0 0 を印象し、 気の尚むそ 駅間寄を行い入ぐの片が難した(即え(8)) 辻、 リー ドフレームをは300の無面に承先れのレジスト301 そ生帯し、収益した。 (即つ(6))。

よいで、リードフレーム 早 は 3 0 0 の気圧から所定のパ ターンなも思いてレジストの爪皮の武分のみに貫光も行 った後、製色処理し、レジストパターン301人モお爪 した。(ロン(c))

典レジストとてしば異常原の名式会社会のネガ製症状レ ジスト(PMERレジスト)も世界した。 次いで、レジ ストパターン301人を刷御起せ駅として、571C。 ド系の熱可型性方式用HM 1 2 2 C (B立た点は正文 18 月300の展長からスプレイエッテングして、方知をは 4.8 ボーメの名の第二級 本森 単にて、 リードフレーム 食

の本面区が低てに示されるリートフレーニをはなした (23 (c)). E2 (b) OL. E2CA) - A2E おける以正なである。このほ、レジストモが早したほ。 抗仲型鬼を取したは、 原定の世界 (内部位于射分を含む 毎咸)のみに全メッキ処理を行った。(DI (e)) 歯、上記リードフレームの旨造工程においては、図 2 (b) に示すように、厚た部と森内郡を形成するため、 ガ配量で形成面的からのエッテング (反日) を多く行 い、反対反対からは少なのにエッチング (点分) モ行っ た。また、モメッキに代え、併メッチやパラジウムメッ 10 風の本田が持られれば良い。 キでもおい。上記のリードフレームの口込方及は、1ヶ の半点は名気を作取するために必要なリードフレーム! ケの製造方法であるが、誰不は生食性の色から、リード フレール事はモエッテングのエするは、節2にボナリー ドフレームモ社会専事付けした状態で作製し、上記の工 姓を行う。この場合は、図2に京十月於暦205の一郎 に連ねてる仲科(尼东していない)モリードフレームの ガ 何に立けて正付けせせとする。

3

【0011】次に、上記のようにして作者されたリード フレームを用いた。本見朝の旅程好止型半線体状態の製 10 進方はの実足例を殴にそって放射する。 悠々は、ま実施 武器路針止型中海体部高の製造工技を示すものである。 回るに示すようにして你包されたリードフレーム400 の外部電子部402形式節(豆蔔)と対向する裏配に、 ポリイミド系熱度化型の絶益は単昇(ナーブ)401 (日立化成株式会社製、HM122C) モ、400° C、6Kt/m'で1、0分点圧撃して貼りつけた(図 4(a))。この状態の不能図を図るに示す。この比灯 5世を企型405A、405Bにて(図4(b))、3 南する内部進子数の先輩数を認めてる選ば罪も03と、 30 その部分の絶比性をは(テープ)401とモガちはい た。(四イ(c))

大いで、5万円ちはとおよび丘を用を裂く06人、40 6 日モ泉い、九ねぎ404そさむ不賀の記分も切り起す (四4(4))と広時に、絶縁なる以ものもそかして平 神体銀子407上にリード盤408の色圧をを行った。 (B4 (e))

尚。この曰 4 (d)に 京十、 作兌リードと 基心してリー ドフレーム全体を文人でいるのだち204を含む不复の 部分を切り回しは、自身対比した比にけっても良い。こ 18 の場合には、過去の半層リードフレームを尽いたQFP パッケージョのようにダムバー (日示していない) モゴ けると思い。リードは410モキスに菓子411へ存在 した後、ワイヤー616により、キモロ菓子の菓子(パ マギシ チェミスとリードボチョウの内型ボディングスと を電気的に延算した。(包4(1)) その後。所定の企型を尽い、エポキシネの包貸415で リード回410の外回な子郎4108のみも点出をせ て、全体を打止した。(四4(g)) ここでは、背景の主义(日本していない) モネいたが

死之の面(かが君子郎)もなしがなり止てされば、シェ しした智は必要としない。次いで、身出されている方式 以子郎410日上に4日ペーストをスクリーンの町によ り無不し、平田(ペースト)からなるの式司権616モ 作製し、本見時の製設力入止型中級作品度を作製した。 (B) 4 (h))

日、半田からなる方型を基本16の作者に、スクリーン 町駅に見えされるものではなく、リフローまたはボッチ イングあでも、色質差圧と半温は至まとの皮膚に必要な

[0012]

(発明の処長) 本発明は、上記のように、更なら初設打 止型中部体質症の高量性化、高量能化が求められる状況 のもと、平温弁気量パッケージサイズにおけるテップの 古有耶モ上げ。 中級共業者の小型化に対応させ、 国外基 低への実在都存を発展できる。如ち、国政高低への大武 正広も向上させることができる油は温度の技気も可能と したものであり、広時に女虫のTSOP年の小型パッケ ージに個耳であった更なる多ピン化を実現した例程料止 型半男体以底の提供も可能としたものである。

【四面の灰年な炊祭】

【四1】表現例の複数別入型を選件を包の数数が必要及 以重量量以及

【韓2】 大馬河のリードフレームの平断部

【図3】 共転制のリードフレームの製造工芸部

【御4】大抵灯の旅館対止型キ場は禁蔵の製造工製図

【図5】 実施的のリードフレームに絶益技者がモ制りつ けた状型の平面値

【符号の登録】


301


	(44)	•
0	100	医部对止型牛蛋体整理
	1 0 1	华华作业子
	101A	総子部 (パッド部)
	102	ソード書
	102A	* A K E F K
	1 0 2 B	外面电子器
	1 0 2 C	かまりード書
	103	744
	104	地路往 着村
	1 0 \$	
	1 0 6	半田(ベースト) からなるガギ
1	RH	
1	200	リードフレーム
2	2 0 1	内据用于部
2	2 0 2	力 郭 唯 子 基
2	0 3	ひ吹りード島
2	0 4	温な物
Z	u 's	nes
3	0 0	リードフレームまれ

レジスト

J O J A J O J B J O J J O J J O J J O J J O J J O J J O J	内部第子記 の部式子記 正な話 全メッキ記 が始記 リードフレーム 地域性を材 (テープ) 外的第子語 正な試	405A. 405E 406A. 406B 410A 410B 410C 411	10 打ちなをを参 のたけちなをおよびでを味を参 リード部 所以来子郎 外別な子郎 神説リード部 半級なま子 フィヤー 世間
---	---	---	---

(G1)





Japanese Patent Laid-Open Publication No. Heisei 8-125066

[TITLE OF THE INVENTION]

Resin Encapsulated Semiconductor Device, Lead Frame

5 Used Therein, and Fabrication Method for the Resin
Encapsulated Semiconductor Device

[CLAIMS]

15

- 1. A resin encapsulated semiconductor device comprising:
 - a semiconductor chip;
 - a plurality of leads fixedly attached to a terminalend surface of the semiconductor chip by an insulating
 adhesive interposed between the semiconductor chip and the
 leads, each of the leads including integral portions, that
 is, an inner terminal portion adapted to be electrically
 connected to an associated one of terminals of the
 semiconductor chip, an outer terminal portion extending
 outwardly in a direction orthogonal to the terminal-end
 surface of the semiconductor chip and adapted to be
 connected to an external circuit, and a connecting lead
 portion adapted to connect the inner and outer terminal
 portions to each other; and
- outer electrodes each connected to the outer terminal portion of an associated one of the leads and made of

solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the outer leads being externally exposed from a resin encapsulate.

- 2. The resin encapsulated semiconductor device according to claim 1, wherein the terminals of the semiconductor chip are arranged along a substantially center line between a pair of sides of the semiconductor chip on the terminal-end surface of the semiconductor chip, and the leads are arranged in two facing sets along the sides of the semiconductor chip, respectively, in such a fashion that the terminals of the semiconductor chip are interposed between the two facing lead sets.
- 3. A lead frame comprising:

- portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other;
- each of the outer terminal portions of the leads
 being protruded in a direction orthogonal to a lead frame

surface via an associated one of the connecting lead portions;

the inner lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively;

5

10

connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs; and

an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form an integral structure together, thereby protecting the entire portion of the lead frame.

including a semiconductor chip, a plurality of leads fixedly attached to a terminal-end surface of the semiconductor chip by an insulating adhesive-interposed between the semiconductor chip and the leads, each of the leads including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of the semiconductor chip, an outer terminal portion extending outwardly in a direction orthogonal to the terminal-end surface of the semiconductor chip, and adapted to be connected to an external circuit,

and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; and outer electrodes each connected to the outer terminal portion of an associated one of the leads and made of solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the outer leads being externally exposed from a resin encapsulate, comprising the steps of:

5

10

15

20

25

(A) fabricating a lead frame including a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other, each of the outer terminal portions of the leads being protruded in a direction orthogonal to a lead frame surface via an associated one of the connecting lead portions, - the inner . lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively, connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs, and an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form

an integral structure together, thereby protecting the entire portion of the lead frame;

- (B) applying an insulating layer to a surface of the lead frame opposite to the outer terminal portions, punching out the connecting portions adapted to connect facing ones of the inner lead portions to each other along with portions of the insulating layer respectively arranged at regions corresponding to the connecting portions by use of punching dies, aligning the punched portions of the lead frame with the terminals of the schiconductor thip, and mounting the entire portion of the lead frame on the semiconductor chip by the adhesive interposed therebetween;
- (C) cutting off unnecessary portions of the lead frame including the outer frame portion by use of punching dies, thereby removing the cut-off portions;
- (D) wire-bonding the terminals of the semiconductor chip with tips of the inner terminal portions mounted on the semiconductor chip, and encapsulating the semiconductor chip and the lead frame by a resin while allowing a surface of the lead frame toward the outer terminal portions to be externally exposed; and
- (E) forming outer electrodes made of solder on the exposed lead frame surface toward the outer terminal portions.

5

10

15

[DETAILED DESCRIPTION OF THE INVENTION] [FIELD OF THE INVENTION]

The present invention relates to a resin encapsulated semiconductor device (plastic package) in which a semiconductor chip is packaged, and more particularly to a semiconductor device configured to achieve an improvement in mounting density or to have a multi-pinned structure and a method for manufacturing such a semiconductor device.

10 [DESCRIPTION OF THE PRICE ART]

5

15

20

25

Recently, semiconductor devices have been developed to have a higher integration degree and a higher performance by virtue of developments of techniques associated with an increase in integration degree and miniaturization and in pace with the tendency of electronic appliances to have a high performance and a light, thin, simple, and miniature structure. A representative example of such semiconductor devices is an ASIC of LSI. For instance, developments of resin encapsulated semiconductor device plastic packages have been advanced from surfacemounting packages such as SOJs (Small Outlined-Leaded Packages) or OFPs (Quad Flat Packages) to packages having a miniature structure mainly achieved in accordance with a thinness obtained by virtue of developments of TSOPs (Tin Small Outline Packages) or to LOC (Lead On Chip) structures

adapted to achieve an improvement in the chip packaging efficiency by virtue of developments of an internal three-dimensional package structure. In addition to an increase in integration degree and improvement in performance, there has also been growing demand for an increase in the number of pins, thickness, and miniaturization of resin encapsulated semiconductor packages. In the above mentioned conventional packages, however, there is a limitation in miniaturization because those packages have a structure in which leads are arranged around a chip. Similarly, leads are arranged around a chip in the case of miniature packages such as TSOPs. In such packages, there is also a limitation in increasing the number of pins due to the pin pitch used.

[SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

As mentioned above, there has been demand for an increase in integration degree and improvement in performance of resin encapsulated semiconductor devices. Also, there has also been growing demand for an increase in the number of pins, thickness, and miniaturization of resin encapsulated semiconductor packages. In such situations, the present invention makes it possible to increase the occupancy degree of a chip in a semiconductor package with a limited size while reducing the mounting area of the

semiconductor package on a circuit board to achieve a miniaturization of the resulting semiconductor device. That is, the present invention is adapted to provide a resin encapsulated semiconductor device capable of achieving an improvement in the mounting density thereof on a circuit board. Also, the present invention is adapted to achieve an increase in the number of pins which is difficult in miniature packages such as conventional TSOPs.

10 [MEANS FOR SOLVING THE SUBJECT NATTERS]

5

15

20

25

The resin encapsulated semiconductor device of the present invention is characterized in that it comprises: a semiconductor chip; a plurality of leads fixedly attached to a terminal-end surface of the semiconductor chip by an insulating adhesive interposed between the semiconductor chip and the leads, each of the leads including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of the semiconductor chip, an outer terminal portion extending outwardly in a direction orthogonal to the terminal-end surface of the semiconductor chip and adapted to be connected to an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; and outer electrodes each connected to the outer terminal portion of an associated one of the

leads and made of solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the outer leads being externally exposed from a resin encapsulate. The above semiconductor device can be embodied into a BGA (Ball Grid Array) type resin encapsulated semiconductor device by arranging a plurality of leads each having an inner terminal portion and an outer terminal portion integral with each other in a twodimensional fashion on the terminal-end surface of the semiconductor chip and forming the outer electrodes in the form of solder balls.

5

10

25

The above semiconductor device is also characterized in that the terminals of the semiconductor chip are arranged along a substantially center line between a pair of sides of the semiconductor chip on the terminal-end 15 surface of the semiconductor chip, and the leads are arranged in two facing sets along the sides of the semiconductor chip, respectively, in such a fashion that the terminals of the semiconductor chip are interposed 20 between the two facing lead sets. The lead frame of the present invention is characterized in that it comprises: a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of semiconductor chip, an outer terminal portion adapted to be

connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; each of the outer terminal portions of the leads being protruded in a direction orthogonal to a lead frame surface via an associated one of the connecting lead portions; the inner lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively; connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs; and an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form an integral structure together, thereby protecting the entire portion of the lead frame. The above lead frame can be embodied into a lead frame for a BGA (Ball Grid Array) type resin encapsulated semiconductor device by arranging a plurality of leads each having an inner terminal portion and an outer terminal portion integral with each other in a two-dimensional fashion on the terminal-end surface of the semiconductor chip and forming the outer electrodes in the form of solder balls.

5

10

15

20

25

The present invention is also characterized by a method for fabricating a semiconductor device including a semiconductor chip, a plurality of leads fixedly attached

5

10

15

20

25

to a terminal-end surface of the semiconductor chip by an insulating adhesive interposed between the semiconductor chip and the leads, each of the leads including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of the semiconductor chip, an outer terminal portion extending outwardly in a direction orthogonal to the terminal-end surface of the semiconductor chip and adapted to be connected to an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; and outer electrodes each connected to the outer terminal portion of an associated one of the leads and made of solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the being externally exposed from a resin outer leads encapsulate, comprising the steps of: (A) fabricating a lead frame including a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other, each of the outer terminal portions of the leads being protruded in a direction orthogonal to a

lead frame surface via an associated one of the connecting lead portions, the inner lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively, connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs, and an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form an integral structure Logether, thereby protecting the entire portion of the lead frame; (B) applying an insulating layer to a surface of the lead frame opposite to the outer terminal portions, punching out the connecting portions adapted to connect facing ones of the inner lead portions to each other along with portions of the insulating layer respectively arranged at regions corresponding to the connecting portions by use of punching dies, aligning the punched portions of the lead frame with the terminals of the semiconductor chip, and mounting the entire portion of the lead frame on the semiconductor chip by the adhesive interposed therebetween; (C) cutting off unnecessary portions of the lead frame including the outer frame portion by use of punching dies, thereby removing the cut-off portions; (D) wire-bonding the terminals of the semiconductor chip with tips of the inner terminal portions mounted on the semiconductor chip, and

5

30

15

20

encapsulating the semiconductor chip and the lead frame by a resin while allowing a surface of the lead frame toward the outer terminal portions to be externally exposed; and (E) forming outer electrodes made of solder on the exposed lead frame surface toward the outer terminal portions.

[FUNCTIONS]

5

10

15

20

25

With the above mentioned configuration, the resin encapsulated semiconductor device of the present invention can increase the occupancy degree of the chip while achieving a miniaturization thereof. That is, the resin encapsulated semiconductor device is capable of reducing the mounting area thereof on a circuit board and achieving an improvement in the mounting density thereof on the circuit board. In particular, the present invention achieves a miniaturization of the semiconductor device by fixedly attaching a plurality of leads each including an inner terminal portion and an outer terminal portion integral with each other to a surface of a semiconductor chip by an insulating adhesive layer interposed between the semiconductor chip and the leads, and connecting outer electrodes made of solder to the outer terminal portions, respectively. Also, the present invention achieves an increase in the number of pins in the semiconductor device by arranging the outer electrodes made of solder in a two-

dimensional fashion on a plane parallel to the surface of the semiconductor chip. Where the outer electrodes made of solder are formed in the form of solder balls and arranged in a two-dimensional fashion, a BGA type semiconductor device capable of achieving an increase in the number of pins can be obtained. In the above semiconductor device. the terminals of the semiconductor chip are arranged along a substantially center line between a pair of sides of the semiconductor chip on the terminal-end surface of the semiconductor chip, and the leads are arranged in two facing sets along the sides of the semiconductor chip, respectively, in such a fashion that the terminals of the semiconductor chip are interposed between the two facing Thus, the semiconductor device has a simple structure suitable in regard to productivity. The lead frame of the present invention makes it possible to resin fabricate the above mentioned encapsulated semiconductor device by virtue of there above mentioned configuration thereof. However, this lead frame can be fabricated using a half etching method during an etching process as used for conventional lead frames. The method for fabricating a resin encapsulated semiconductor device in accordance with the present invention involves the steps of applying an insulating layer to a surface of the lead frame opposite to the outer terminal portions, punching out

5

. 20

15

20

the connecting portions adapted to connect facing ones of the inner lead portions to each other along with portions of the insulating layer respectively arranged at regions corresponding to the connecting portions by use of punching dies, aligning the punched portions of the lead frame with the terminals of the semiconductor chip, and mounting the entire portion of the lead frame on the semiconductor chip by the adhesive interposed therebetween, and cutting off unnecessary portions of the lead frame including the outer frame portion by use of punching dies, thereby removing the Thus, a plurality of leads each cut-off portions. including an inner terminal portion and an outer terminal portion integral with each other are mounted on a Accordingly, the present invention semiconductor chip. makes it possible to achieve a miniaturization In accordance with the present semiconductor devices. invention, it is also possible to fabricate a resin encapsulated semiconductor device having an -increased number of pins.

20

25

5

10

15

(EMBODIMENTS)

Hereinafter, embodiments of the present invention associated with resin encapsulated semiconductor devices will be described in conjunction with the annexed drawings. Fig. 1A is a cross-sectional view schematically

illustrating a resin encapsulated semiconductor device according to an embodiment of the present invention. Fig. 1B is a perspective view illustrating an essential part of the resin encapsulated semiconductor device. Figs. 1A and reference numeral 1B. the 100 denotes the resin encapsulated semiconductor device, 101 a semiconductor chip, 102 leads, 102A inner terminal portions, 102B outer terminal portions, 102C connecting lead portions, 101A contacts (pads), 103 wires, 104 an insulating adhesive, 105 a resin emcapsulate, 106 outer electrodes made of solder (paste), respectively. The resin encapsulated semiconductor device according to this embodiment is fabricated using a lead frame which will be described In this resin encapsulated semiconductor hereinafter. device, a plurality of L-shaped leads 102, each of which has an inner terminal portion 102A and an outer terminal portion 102 integral with each other, are mounted on a semiconductor chip 101 by means of an insulating adhesive 104. An outer electrode 106, which is made of solder, is attached to each outer terminal portion 102B. The outer electrode 106 is outwardly protruded from a resin encapsulate 105. The resin encapsulated semiconductor device configured as mentioned above has a package area substantially equal to the entire area thereof. When this semiconductor device is mounted; on a circuit board, the

5

10

15

20

solder is melted and then solidified to allow the outer terminal portions 102B to be electrically connected to an external circuit. In the resin encapsulated semiconductor device according to the illustrated embodiment, contacts (pads) 101A provided at the semiconductor chip 101 are arranged in pairs along a center line L of semiconductor chip 101 at opposite sides of the center line L in such a fashion that contacts included in each contact pair face each other. The outer terminal portion 102B of each lead is spaced apart from the inner terminal portion 102A of the lead. Between the inner and outer terminal portions 102A and 102B; a connecting lead portion 102C is interposed. The connecting lead portion 102C of each lead is bent in a direction orthogonal to the major surface of the semiconductor chip at a position near an associated one of the side surfaces of the semiconductor chip 101, so that it has an L shape. In each lead, the outer terminal portion 102B is arranged at an end of the connecting lead portion 102C. The outer terminal portions 102B of the leads are arranged in a one-dimensional fashion on a plane parallel to the major surface of the semiconductor chip That is, the outer terminal portions 102B are arranged in two lines at opposite sides of the center line As mentioned above, one outer electrode 106 made of solder is connected to the outer terminal portion 102B of

5

10

15

20

each lead and outwardly exposed from the resin encapsulate 105.

For the insulating adhesive 104, a polyimide-based thermoplastic adhesive having a thickness of 100 µm (HM122C manufactured by Hitachi Chemical Co., Ltd.) is preferably used. Alternatively, a silicon denaturalized polyimide adhesive (ITA1715 manufactured by Sumitomo Bakelite Co., Ltd.) or a thermosetting adhesive (HG5200 manufactured by Tomoekawa Papermaking Co., Ltd.) may be used. Although ou er electrodes made of solder paste are used in the illustrated embodiment, solder balls may be used.

5

10

15

20

25

mentioned above, the resin encapsulated As device according semiconductor the illustrated to embodiment has a package area substantially equal to the entire area thereof. That is, the illustrated embodiment of the present invention provides a package having a compact structure in regard to area. In accordance with the present invention, a thinned package structure can also be provided in that it is also possible to reduce the package thickness to about 1.0 mm or less. Although the outer electrodes have been described as being arranged in two lines along the contacts (pads) of the semiconductor chip, they may be arranged in a two-dimensional fashion. This is achieved by arranging contacts of the semiconductor chip in a two-dimensional fashion. On the surface of the semiconductor chip arranged with those contacts, a plurality of terminal sets each having an inner terminal and outer terminal integral with each other are arranged in a two-dimensional fashion. In this case, it is possible to fabricate a semiconductor device using a semiconductor chip with an increased number of pins.

5

10

15

20

25

An embodiment of the present invention associated with a lead frame will now be described. The lead frame according to this embodiment is adapted to be used in the above mentioned semiconductor device. Fig. 2 is a plan view of the lead frame according to this embodiment. Fig. 2, the reference numeral 200 denotes a lead frame, 201 inner terminal portions, 202 outer terminal portions, 203 connecting lead portions, 204 a connecting portion, and 205 an outer frame portion, respectively. The lead frame is made of 42 ALLOY (namely, an Fe alloy containing 42% Ni). The lead frame has a thickness of 0.05 mm at its thinner portion, that is, the inner terminal portions, and a thickness of 0.2 mm at its thicker portion, that is, the outer terminal portions. The connecting portion, which connects facing tips of the inner terminal portions to each other, has a thickness of 0.05 mm corresponding to that of the thinner portion. This connecting portion has a structure capable of allowing an easy punching thereof in the fabrication of the semiconductor device, as described

hereinafter. Although the outer terminal portions 202 have a ball shape in the illustrated embodiment, they are not limited to this shape. Also, although the lead frame has been described as being made of the 42 ALLOY, it is not limited to this material. For the lead frame, a copperbased alloy may be used.

5

10

15

20

Now, fabrication of the lead frame according to the illustrated embodiment will be described in brief. Fig. 4 illustrates a process for fabricating the lead frame according to the illustrated embodiment. First, a lead frame blank 300 having a thickness of 0.2 mm was prepared which is made of a 42 ALLOY (an Fe alloy containing 42% Ni). The prepared lead frame blank 300 was then subjected to a cleaning process, thereby removing grease from the surfaces thereof (Fig. 3a). Subsequently, photoresist films 301 were coated over both surfaces of the lead frame blank 300, respectively. The coated photoresist films 301 were then dried (Fig. 3b).

Using desired pattern plates, the photoresist films 301 on both surfaces of the lead frame blank 300 were exposed to light at their desired portions. A developing process was then conducted to the light-exposed photoresist films 301, thereby forming photoresist patterns 301A.

For the photoreist films, a negative liquid-phase 25 resist (PMER resist) manufactured by Tokyo Ohka Co., Ltd.

was used. Using the resist patterns 301A as anti-etch films, the lead frame blank 300 was subjected to a spray etching process at both surfaces thereof. The spray etching process was conducted using a ferric chloride solution of 48 BAUME at 57 °C. Thus, a lead frame having a structure of Fig. 2a was obtained (Fig. 3d). Fig. 2a is a plan view of the lead frame. Fig. 2b is a cross-sectional view taken along the line A1 - A2 of Fig. 2a. Thereafter, the remaining photoresist thin films were peeled off. The resulting structure was then subjected to a cleaning process. A gold plating process was subsequently conducted for desired portions of the lead frame, that is, regions including inner terminal portions (Fig. 3e).

5

10

15

20

25

In the fabrication process of the lead frame, the etching process was conducted with a large etch depth at one major surface of the lead frame blank where outer terminal portions are to be formed, and with a small etch depth at the other major surface of the lead frame. place of the gold plating, silver or palladium plating may be utilized. The above mentioned lead frame fabrication process is adapted to manufacture a single lead frame required for the manufacture of a single semiconductor In terms of productivity, however, the etching is conducted for lead frame units corresponding to the single lead frame shown in Fig. 2. To

this end, a frame member (not shown) is provided at a desired portion of the peripheral edge of the lead frame so as to connect a desired part of the outer frame portion 205 shown in Fig. 2 to a corresponding one of an adjacent lead frame.

5

10

15

20

Using the lead frame fabricated as mentioned above, the resin encapsulated semiconductor device according to the present invention was fabricated. Now, a method for fabricating the resin encapsulated semiconductor device in accordance with an embodiment of the present invention will described. be Fig. 4 illustrates the method for fabricating the resin encapsulated semiconductor device in accordance with the embodiment of the present invention. A polyimide-based thermosetting insulating adhesive (tape) 401 (HM122C manufactured by Hitachi Chemical Co., Ltd.) was applied to one surface, formed with the outer terminal portions 402, of the lead frame 400 fabricated as in Fig. 3 and the outer surface of the lead frame 400 using a hot pressing process conducted at 400 °C and 6 Kg/m² for 1.0 second Fig. 4a). The resulting structure is shown in Fig. 5 which is a plan view. Thereafter, the connecting portions 403 connecting facing tips of the inner terminal portions were punched using punching dies 405A and 405B (Fig. 4b). Also, portions of the insulating adhesive

(tape) corresponding to those connecting portions 403 were punched (Fig. 4c)

Subsequently, unnecessary portions of the lead frame including the outer frame 404 were cut off using outer frame punching and pressing dies 406A and 406B (Fig. 4d). The lead frame was then bonded to a semiconductor chip 407 at its leads 410 under pressure while applying heat (Fig. 4e).

5

10

15

20

The process for cutting off the unnecessary portion of the lead frame including the outer frame 404 supporting the entire portion of the lead frame along with the connecting lead portion, as shown in Fig. 4d, may be carried out after an resin encapsulating process. In this case, dam bars (not shown) are preferably provided, as in QFP packages typically using a lead frame having a single layer structure. After the mounting of the leads 410 on the semiconductor chip 411, the inner terminal portion 410 of each lead 410 was electrically connected to an associated one of terminals (pads) 411A of the semiconductor chip 411 (Fig. 4f).

Subsequently, an epoxy-based resin 415 was molded to encapsulate the resulting structure while exposing the outer terminal portions 410B of the leads 410 using a desired mold (Fig. 4g).

Although a specific mold (not shown) was used for the above process in the illustrated case, use of such a die may be unnecessary in so far as the resin encapsulating process can be conducted under the condition in which desired portions (outer terminal portions) of the lead frame are left. Thereafter, a solder paste was coated on the exposed outer terminal portions 410B in accordance with a screen printing process, thereby forming outer electrodes 416 made of solder (paste). Thus, the fabrication of the resin encapsulated semiconductor device according to the present invention was achieved (Fig. 4h).

Although the formation of the outer electrodes 416 made of solder has been described as being achieved using a screen printing process, it may be achieved using a reflow or bonding process in so far as an amount of solder required for a connection of the semiconductor device to a circuit board is obtained.

(EFFECTS OF THE INVENTION)

5

10

15

As apparent from the above description, the present invention makes it possible to increase the occupancy degree of a semiconductor chip in a semiconductor package in situations requiring new resin encapsulated semiconductor devices having a highly integrated structure while exhibiting a high performance. The present invention

also makes it possible to reduce the area of the semiconductor device on a circuit board in order to cope with a compactness of the semiconductor device. That is, the present invention can provide a semiconductor device capable of achieving an improvement in the mounting density on a circuit board. At the same time, the present invention can provide a resin encapsulated semiconductor device having a new multipinned structure which could not be realized in compact packages such as conventional TSOPs.